Fujitsu sänker energiförbrukningen dramatiskt på sina SRAM-kretsar. Det berättade man igår på IEDM-konferensen i Washington. Företaget satsar på USA-företaget SuVoltas teknik för att sänka energiförbrukningen i vanlig CMOS. Med en radikalt minskad spridning i transistorernas Vt blir det möjligt att i det närmaste halvera matningsspänningen. Det ger en ännu större minskning av energiförbrukningen.

Det verkligt intressanta med SuVoltas teknik är att den helt och hållet baseras på vanlig ”bulk”-CMOS. Skillnaderna är minimala och kräver inga tredimensionella strukturer (FinFet) eller SOI-teknik. I princip skulle stora kiselsmedjor som TSMC och GlobalFoundries kunna skifta över till DDC-tekniken utan några större förändringar. Att Fujitsu tagit steget visar att det fungerar också i praktiken.

Och varför är då det här intressant?

Man skulle kunna säga att det handlar om ett krig mellan två helt olika modeller. På ena sidan står framför allt Intel, med en fantastiskt framgångsrik utveckling av egna nya x86-processorer och egna nya halvledarfabriker. Intel behärskar med sin vertikalintegrerade modell hela kedjan, från konstruktion till produktion. De ligger på processteknologins absoluta framkant och kan optimera sina konstruktioner mot sina processer maximalt. Intel satsar nu hårt på FinFet och kan på det sättet ”piska” x86-arkitekturen till höjder som man tidigare knappast kunde ha trott vara möjliga. Intels senaste försäljnings- och vinstsiffror visar också att modellen fungerar, även om (eller kanske på grund av att) komponenterna blir dyra.

På andra sidan finns ”de andra”, med bland annat tillverkarna av SoC-kretsar till mobiltelefoner och konsumentelektronik. De stora kiselsmedjorna (t ex TSMC och GlobalFoundries) har visat att vanlig (billig) bulk-CMOS går att vidareutveckla förbluffande långt och IP-företag som ARM visar att det är man kan anpassa standardprocessorer och andra IP-byggblock till en rad olika kiselsmedjor och olika konstruktionsflöden. Företag som Broadcom klarar att konstruera extremt avancerade SoC-komponenter utan att ha egen produktion eller ens egna grundmoduler. Den här ”delaminerade” modellen används numera av de flesta, även om många av de större halvledartillverkarna också använder en kombination av egen produktion och yttre kiselsmedjor. Genom att pressa priset i alla led har de olika tillverkarna kunnat konkurrera med ständigt sänkta priser.

Det här har jag skrivit om förut, men en teknik som SuVoltas gör skillnaden mellan de två grundläggande modellerna, eller kanske snarare ”Intel mot de andra” ännu tydligare än tidigare. Intel fortsätter att excellera i avancerade produktionsprocesser och lär kunna fortsätta att vara konkurrenskraftiga vad gäller processorprestanda. Detta trots att man är låst till x86-arkitekturen. Men det blir allt svårare att konkurrera på alla de ställen där inte x86-kompatibilitet är ett krav.
På mobiltelefon- och konsumentelektronikmarknaden är x86 i princip helt ute. SoC-komponenter baserade på ARM och standard-CMOS är mycket billigare och har redan idag bättre prestanda per W. En ytterligare halvering (eller mer) av energiförbrukningen till samma pris befäster den här positionen. Dessutom stärks incitamenten för att använda den ”delaminerade” modellen också inom områden som normalt sett är x86-baserade, framför allt servrar och Apple-datorer. Högre prestanda i förhållande till pris och energiförbrukning är mäktiga argument.

Vad är det då SuVolta har gjort?

I princip handlar det om att på epitaxiell väg lägga in tre lager i bastransistorn; längst ner en ”screening region”, sedan en ”Vt setting offset region” och högst upp en odopad region. De extra stegen görs med utrustning som redan nu används i vanliga fabriker.

Jag talade igår med Jeff Lewis, marknadschef för SuVolta, och han påstod att det hela är ganska enkelt och bara berör ca fem procent av dagens tillverkningsprocess.. Det är förstås vad man kan förvänta sig av en marknadsdirektör, men Fujitsus steg visar att det hela faktiskt är möjligt och åtminstone dramatiskt mycket enklare än att gå över till FinFET eller FDSOI.
Att styra upp transistorns variation innebär att man tar tag i flera av de stora grundläggande problemen. Det handlar om läckström, brus och naturligtvis matningsspänning. De fördelar man får kan man antingen dra nytta av i form av förbättrade prestanda eller minskad energiförbrukning vid bibehållna prestanda. Idag handlar det mesta om minskad energiförbrukning.

Förbättrade transistorer ger bättre prestanda både för minnen och ”random”-logik, alltså alla digitala delar i en SoC. Men även de analoga delarna får fördelar. Både på RF-sidan och på audiosidan kan man dra nytta av de förbättrade transistorerna.
Så det ser ut som om den vanliga CMOS-processen vinner igen. Under de senaste tjugo åren eller mer har vi ständigt hört att ”bulk-CMOS” är på väg ut, till fördel för nya och mera avancerade processer. Varje gång har någon hittat metoder att fixa till problemen, vare sig det har gällt att ta sig igenom ”mikrometerbarriären” (1000 nm) eller någon av de många andra barriärerna. Med DDC verkar man kunna ge vanlig CMOS prestanda i klass med FinFET och FDSOI och då sätter jag nog mina pengar på vanlig CMOS.
Nästa intressanta steg blir övergången från 28 nm till 20 och 14 nm. Enligt Jeff Lewis gör DDC det tekniskt möjligt att ta steget ner till 14 nm även med vanlig CMOS. Det handlar mest om att få det tillräckligt lönsamt. Kanske 28 nm är en ”lagom” nivå för ett bra tag. Men det är en fråga som vi tar upp när den blir aktuell.

Och till slut – jag hade funderat på att kommentera Juholts utspel om telefontäckning i alla delar av landet. Men, efter att jag tittade på hans inhopp i ”Skavlan” i lördags (i SVT) vete fasen om jag vågar. Håkan Juholt berättade där om sin ”svarta bok” där han, i likhet med Ingmar Bergman, skriver upp sina fiender. Han gick visserligen inte närmare in på hur boken skulle användas i den händelse han blev statsminister, men jag fick obehagliga visioner av galgbackar och huggkubbar. Kanske säkrast att inte riskera att hamna i den boken.

Filed under: Göte Fagerfjäll